（原标题：一文看懂，什么是Serdes）

如果您但愿不错常常碰头，宥恕标星储藏哦~

开头：内容来自Hack电子，谢谢。

一、SerDes简要先容

1、概述

SerDes是SERializer（串行器）/DESerializer（解串器）的简称，是一种主流的期间多路复用（TDM)、点对点（P2P）的串行通讯时刻。发送端将多路低速并行信号诊治成高速串行信号，经过传输媒体（光缆或铜线），在袭取端高速串行信号从头诊治成低速并行信号。这种点对点的串行通讯时刻充分哄骗传输媒体的信说念容量，减少所需的传输信说念和器件引脚数量，提高信号速率，从而大大裁减通讯资本。

跟着电子行业时刻的发展，非凡是在传输接口的发展上，传统并行接口的速率照旧达到一个瓶颈，拔旗易帜的是速率更快的串行接口，于是本来用于光纤通讯的SerDes时刻成为了高速串行接口的主流。串行接口主要应用了差分信号传输时刻，具有功耗低、 抗干扰强，速率快的本性，最高传输速率可达10Gbps以上。

在SerDes流行之前，芯片之间是通过系统同步或源同步并行接口来传输数据的。SerDes的优点：更少IO数量，更小封装，更少走线，更低资本；有用裁减电磁干扰，有用裁减噪声和串扰。SerDes的舛错：系统的规划复杂进程高，需要更高性能材质的通说念。

匡助SerDes终了更高速高带宽的时刻主要有：多路复用/差分/时钟数据回应/链路平衡。

图1 Serdes电路的闪现图

图1不错看出，SerDes是一种数模搀杂芯片，成对使用。

2、serdes的时刻旨趣

提高数据传递恶果，总体上有两种要领：提高频率/带宽，提高带宽/频谱哄骗率。

信息时刻的早期，数据传输主要用低速串口，为提高带宽，出现了低速并口（因为早期时刻和硬件无法复旧更高的频率和带宽）。跟着并口时刻的发展，干扰和噪讯息题渐渐突显，并口授输速率的瓶颈也渐渐到来。为此，又出现了“高速串行HSS“时刻，渐渐用于通讯、浮现、消费电子等鸿沟；SerDes即是一种不错蚁合串口和并口的时刻。狭义的SerDes是一种物理意见，是一种在发送端将并行数据诊治为串行数据，在袭取端将串行数据回应为并行数据的电路。

串-并诊治的终了是基于信号复用时刻的锻练。

信号复用是指在传输旅途上抽象多路信说念，然后恢回应机制或铲除结尾各信说念复用时刻的经由。面前最常见的是期间复用、频分复用、波分复用、码分复用四种。

期间复用是将一条物理信说念按期间区别为不同的期间片断，分派给多个信号使用。即，每一个信号在不同的期间上占用归拢个信说念；

频分复用是指将物理信说念按频率区别为不同的捏造信说念，使多信号共同传输；

波分复用是按波长区别，是频分的一个分支；码分时按码型/地址区别；期间复用和频分复用在SerDes鸿沟更常见；

复用时刻使得多个并行信号在串口中传输成为可能，进一步提高了恶果。

图2-1 期间复用闪现图

图2-2 波分复用闪现图

上图为光通讯鸿沟，信号“复用”的闪现图。

为进一步证实SerDes的上风，还会用到名为“低电压差分信号“的时刻，以更进一步提高带宽。差分信号由一双相悖信号构成，袭取端以两者的大小关系来识别“0“和”1“，信号在传输经由中即使受到干扰，大小关系也不会发生变化，保执了传输信号的完好性。差分信号有三种：低电压差分信号（LVDS）、低电压伪射级耦合逻辑（LVPECL）和电流模式逻辑（CML），面前在SerDes鸿沟较常见的是LVDS。

3、信号的数模诊治

所有这个词信号，在传输时王人是以模拟信号的模式传递。咱们日常所说的“数字信号”“模拟信号”是指信号的惩处模式。因为二极管的责任旨趣，无庸赘述识，数字信号更容易被忖度机惩处。

数字信号诊治为模拟信号，是通过调幅或者调频加到一个正弦波（一般称为“基带信号”）上头，这么调制后的佩带信息的波就照旧不是一个固定频率的正弦波了，这个调制后的波称为“载波信号”，即是咱们想要的信息。数字诊治为模拟的电路称为DAC。

模拟信号诊治为数字信号，不错简便挂牵为：采量编，采样、量化、编码。模拟诊治为数字的电路称为ADC，ADC的经由可看作是DAC的逆经由。

ADC的标的主要有分辨率（别号精度）和采样率（别号诊治速率）两项。分辨率用“位”来描摹（不错通晓为极少点的位数）。面前最低级的是8位的，常见于单片机。分辨率的位数越高，采样越准确，单点的采样值越接近真正值。采样率越高，还原数据的才气就越强。

图3 模拟信号-数字信号诊治，图片截取自B站up主“郭天祥憨厚”《AD/DA数模诊治先容》

以三位ADC为例先容ADC的轻便责任经由：

三位，即是2的三次方，即中分8等份。假定模拟信号的峰值电压为1V，则每0.125V行动采样间隔。0.125V就被称为LSB（least significant bit最低有用位）。小于0.125V的，诊治为数字时调和记为“001”（对应十进制为1），0.125-0.25V，诊治为数字时调和记为“010”（对应十进制为2），依此类推。最终完成模拟信号向数字信号的诊治。

二、SerDes的遑急意见和时刻

1、码元

通晓SerDes的传输经由，需要引出“码元”的意见。

一个码元即是一个脉冲信号，即一个最小信号周期内的信号。咱们王人莽撞通晓，最简便的电路，以高电平代表“1”，低电平代表“0”。一个代表“1“或“0“的信号，即是一个码元。

信号不错传递信息主若是因为信号有频率，振幅，相位，波长，周期，其中频率/波长/周期三者有关系性，因此不错合计，频率、相位、振幅使信号不错传递信息，其中最常见的是振幅（电平）。是以，有莫得可能让一个码元/脉冲信号佩带的信息量是2或是4bit呢？

谜底是慑服的。一个码元不错包含多个bit数据，包含的bit数称为码元的宽度。比特率是指一秒钟不错发送若干bit的数据，波特率是指一秒钟不错发送若干码元。当一码元佩带2bit数据，那么比特率=波特率的2倍。

一个二进制信号，比如0或1，即是1bit。当今有8bit数据，如果用二进制码元（一次只运送一个比特），需要在信说念上传输八次脉冲信号，如果用四进制码元（一次能运送2个比特），需要在信说念上传四次脉冲信号……因此码元佩带比特越多，传输的脉冲信号次数越少，传输速率就越快。

2、NRZ和PAM

通晓了码元的意见和预料后，就莽撞较好通晓NRZ和PAM。NRZ和PAM是信号传输样式。

NRZ：Non-Return-to-Zero，不归零编码；不错把NRZ看作PAM2，一个码元只消1bit信息，即，只代表0或1。

PAM：Pulse AmplitudeModulation，脉冲幅度调制。常见的有PAM4，PAM8，PAM12等。

PAM4即第四代脉冲幅度调制，面前最锻练，是指一个码元包含2bit信息。PAM4的波形一共有4种，见下图，可分别界说为：00，01，10，11。

图4 NRZ与PAM

以十进制下的逻辑数字“9“为例，”9“对应的二进制为”1001“，当使用NRZ时，需要的码元数量为4，“1”“0”“0”“1”顺序传输；当使用PAM4时，需要的码元数量为2，“10”“01”两个码元顺序传输。这么，在信号频率不变的情况下，信说念带宽/传输才气提高了一倍。

不错凡俗通晓为，PAM4之于NRZ相等于在车速不变的情况下（频率不变），车说念数量加多一倍。旨趣上也有些类似于前述提到的“信号复用”。

从以上旨趣可知，PAM的实质是将信号的幅度作念更大密度的哄骗，这就对信号辐射和袭取，以及编码息争码经由，建议了更高的条目。

NRZ需要信号频率高，然而电路结构相对简便，况且数模诊治经由简便。调换带宽下，PAM4需要的信号频率是NRZ的一半，如果是PAM6、PAM8等，信号频率不错更低。是以，PAM需要的信号频率低，然而电路结构相复杂，况且数模诊治经由复杂，需要耗尽更多功率，况且资本也更高。相同因为电路复杂，PAM的蔓延也大于NRZ。

因此，NRZ如故PAM，各企业王人会采用最符合自己的门路。是以，也会有企业采用多通说念/低信号频率的样式终了高带宽。比如，光通讯鸿沟的100G产物，业内既有PAM4的单通说念光模块，也有4通说念，p2p理财每通说念为25G的NRZ光模块产物。

3、时钟

简便的来讲，时钟信号即是由电路产生的具有周期性的脉冲信号，被用来为系统中多个同步实行的电路之间、为不同系统之间的数据传输提供参考基准。微惩处器的教唆实行也王人是在时钟的节奏下进行操作的。时钟信号的作用就像交响乐团的指导；或是龙舟上的饱读手。

生涯中能见到的最原始的时钟信号：石英表，用到的旨趣是晶振效应。晶振效应是指，晶体以一定角度切割为两部分，两侧加电压，晶体就会以固定的频率滚动，而频率不受外界环境影响。晶振有一个频率，用这个频率来计时，够一秒钟的时候发一个驱动信号给电机，电机带动秒针起初一下，这即是最原始的石英表。

面前晶振/时钟信号照旧正常应用于电信鸿沟。好多电路/信说念中王人会同步传递时钟信号。

而时钟信号在SerDes鸿沟使用时，存在一个终点严重的问题：时钟与数据并行传输时，无法达到1Gb/s以上的带宽。卓绝这个带宽，会出现终点严重的时钟信号偏移。而面前常见的SerDes，车端照旧基本在2Gb/s以上，通讯用serdes照旧达到100-200Gb/s。

于是，东说念主们研发出了在serdes信说念内只传输串行数据，而不传输时钟信号；在袭取端进行时钟数据回应的时刻，即CDR，Clock and Data Recovery，时钟数据回应。CDR时刻面前照旧正常应用于SerDes、以太网、PCI-Express、Aurora等鸿沟。

再放心先容下为何需要作念时钟回应：

假定输入信号是规整的，每个码元的期间间隔王人是饱和一样的，类似下图：

图5-1 规整码元（每个冰墩墩看作一个码元）

经过传输后，可能因为表露中各式杂音的影响，或是其它各式原因，导致袭取端的码元不再是规整的，类似下图：

图5-2 不规整码元（t2＞t1）

因为SerDes的所有这个词电路王人使用调和的参考时钟，是以图5-2所示的码元是没主见被袭取端惩处的，或是会存在误判，因此需要对其进行回应，使之从头成为图5-1的情景。这即是CDR的预料。具体的回应经由稍稍复杂，在此不作念放心先容。

CDR时刻还使得不需要单独布设时钟信号线，减少布线碎裂，从简资本，裁减电路/网络规划难度。

4、CDR和DSP

CDR照旧在上一部分作念了简要先容。CDR主若是用模拟电路的惩处样式，对时钟作念回应，即在图1中，袭取端先对传输过来的模拟信号进行时钟回应，再转为数字信号。

那么，可否先转为数字信号，再回当令钟呢？谜底亦然不错的。用到的惩处电路，即是DSP。

DSP用于SerDes，初志并不是为了作念时钟回应，而是因为PAM4及以上的传输样式下，码元的惩处较为复杂，需要由DSP完成。然后因为DSP有更好的数字惩处才气，是以除了提供CDR能提供的时钟回应功能除外，还不错进行色散抵偿操作，去除噪声、非线性等干扰身分，对于通盘电路的提高是优于CDR的。

DSP的短板在于，因为惩处更复杂，是以功耗更高，资本也更高，况且DSP的延时也要长于CDR。

面前业内的主流不雅点合计，DSP更符合长距或中长距，CDR可能更符合短距或中短距。用于SerDes的DSP主若是16nm及以下的决策，研发用度较高，需要有较大的出货量来平摊。产业界内，单通说念最高数据率大于30 Gbit/s以上，常常推敲采用PAM4+DSP的决策，以下使用NRZ+CDR。笔者了解到，照旧有业内企业在研发新的CDR时刻用于替代现存的DSP决策，用于PAM，最终终了低资本和更好的可操作性。

CDR的决策包括：基于数字PLL的CDR，基于相位插值的CDR，基于电荷泵和模拟滤波器的CDR等。其中后两者被更多合计属于模拟电路。而DSP被合计是饱和数字电路。

对于CDR、DSP在SerDes鸿沟的应用，以及与NRZ、PAM的搭配关系，与海外比拟面前国内的关系参谋还不够深刻，国内莽撞得回的而已也还较少。

5、包头和包尾

通讯鸿沟，数据包头一般用于识别一帧（包）的启动。包尾的作用较多，如果是固定长度的包，不错是作念校验位等。或者是用于标识一帧的收尾。

笔者合计，警匪片里“洞幺，我是洞拐”，这个就不错合计是包头，“XXXX，over”这个“over”不错看作“包尾”。

表面上来说，SerDes不分拆压缩成包，输入端袭取到什么就传输什么，这是SerDes不错终了及时、无损传输的遑急原因。比拟之下，以太网受到带宽舍弃，需要分拆、压缩成包，然后对压缩包进行传输。

SerDes表面上不存在包头包尾。然而芯片里面凭证不同的规划需要会加入包头或者包尾进行校验或者分包，比如4合一的SerDes芯片，在芯片里面就需要进行区分哪个通说念的数据，这个时候，芯片里面就需要作念类似包头的操作；另外为了校验数据，会加多极端的类似于包尾的支拨。

因此，SerDes的包头包尾和以太网等的包头包尾有一定区别。尤其当使用CDR时，SerDes的包头包尾中还必须包含特殊的比特序列，这进一步加多了serdes电路的复杂度。

除此除外，SerDes用到的遑急时刻还包括前向纠错（FEC）、轮回冗余校验（CRC）、错误革命码（ECC）、链路平衡、预加剧、多重相位时刻、表露编解码等，多通说念SerDes还会用到通说念绑定。而SerDes信说念内传输电信号和传输光信号，也有好多远隔。受篇幅所限，此处不作念过多张开。

三、serdes的抖动与噪声

1、抖动概述

ITU-T G.701圭表对抖动的界说为：“抖动是指数字信号在短期内遑急的瞬时变化相对于盼愿位置发生的偏移”。噪声、非盼愿电路、非盼愿信说念，王人是抖动产生的原因。

图6 抖动闪现图

抖动不错分为立地性抖动（RJ-Random Jitter）和慑服性抖动（DJ- Deterministic Jitter）。RJ的噪声源、串扰源好多，产生的原因很复杂。立地抖动野蛮正态散播，一般很难摒除；DJ是由可识别的干扰信号变成的，这种抖动常常幅度有限，具备特定的（而非立地的）产生原因，它是可访佛可瞻望的。信号的反射、串扰、开关噪声、电源干扰、EMI等王人会产生DJ。

DJ又不错主要分为周期性抖动（PJ）、数据关系抖动（也有叫数据依赖型抖动，DDJ）和占空比抖动（DCD）三种。

PJ由电路上周期性干扰源导致。比如开关电源的开关频率，时钟信号的串扰等。PJ弗成被平衡器革命。

DDJ是由于不睬想的信说念导致。是不错被平衡器革命的抖动。

DCD因差分信号的正端负端的偏置电压不一致，或者高潮沿和下跌沿期间不一致会导致占空比失真。DCD和数据pattern关系，是不错被革命的抖动。

除抖动外，SerDes濒临的挑战还包括：电磁干扰、衰减、插入损耗等。其中，抖动、电磁干扰、衰减的大小基本与信号频率成正关系性。

抖动的分析和革命，主要用到概率统计与分析等各式数学技能。因为现实中的抖动好多是多个抖动的叠加，而每个单项抖动又可能有多项干扰源，是以SerDes鸿沟抖动的难点在于何如准确找到抖动的干扰源并制定有用的干预/抵偿技能。

2、抖动与噪声的区别

笔者在了解SerDes，了解通讯旨趣的经由中，很长一段期间王人无法搞明晰抖动和噪声的区别。乍一听起来，二者王人是用来描摹信号偏离的表象。施行上，抖动和噪声是对归拢类物理表象的两种不同表述样式，或者叫不同的数学抒发式。二者致使不错进行变换。

真正信号和盼愿值的偏离，分两个方面：信号幅度的偏离，称之为幅度噪声，简称噪声；期间的偏离，称之为时序抖动，简称抖动。幅度噪声是一个执续的经由，时刻影响通盘系统，时序抖动仅仅在边沿跳变时影响系统。

或者这么通晓：抖动是一个期间域的意见，而杂音是一个频率域的意见。抖动是对信号时域变化的测量隔断，它从实质上描摹了信号周期距离其盼愿值偏离了若干。

图7 抖动与噪声

上图不错比较清楚的通晓抖动与噪声的区别。“Δt”是抖动，“noisy signal”是噪声。

通过以上内容咱们不错通晓，抖动/噪声是无法饱和摒除的，干扰源也终点多，包括电路规划，PCB的布局布线，半导体器件自己，致使电子和空穴本性王人可能产生抖动/噪声。况且跟着信号频率/带宽/分辨率越高，抖动/杂音带来的影响可能就越大，努力减小抖动/杂音的必要性就越大。

另一个比较让东说念主疾苦的问题是，由于SerDes采用了差分信号，即在一个信说念内错频收发传输，两个反向信号可能会互为干扰。这极大加多了减少抖动/噪声的难度。

抖动与噪声的数学变换稍显繁琐，在此不作念先容。

https://mp.weixin.qq.com/s/KDdmloXT_ou_IpQEXZXqow

半导体极品公众号保举

专注半导体鸿沟更多原创内容

暄和各人半导体产业动向与趋势

*免责声明：本文由作家原创。著述内容系作家个东说念主不雅点，半导体行业不雅察转载仅为了传达一种不同的不雅点，不代表半导体行业不雅察对该不雅点赞同或复旧，如果有任何异议，欢理睬洽半导体行业不雅察。

今天是《半导体行业不雅察》为您共享的第4100期内容，宥恕暄和。

『半导体第一垂直媒体』

及时 专科 原创 深度

公众号ID：icbank

心爱咱们的内容就点“在看”共享给小伙伴哦

• 什么
• 一文
• 看懂
• Serdes